LogiCORE三态以太网MAC v3.3和v3.3.1  –  9.1i IP更新1(9.1i_IP1)和IP更新2(9.1i_IP2)的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE三态以太网MAC v3.3和v3.3.1 – 9.1i IP更新1(9.1i_IP1)和IP更新2(9.1i_IP2)的发行说明和已知问题

问题描述

本答复记录包含LogiCORE三态以太网MAC v3.3内核(在9.1i IP更新1中发布)和LogiCORE三态以太网MAC v3.3.1内核(在9.1i IP更新2中发布)的发行说明。它包括以下内容:

– v3.3中的新功能

– v3.3.1中的新功能

– v3.3中的错误修复

– v3.3中的已知问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复24307) 。 v3.3.1 Core增加了对Spartan-3A DSP的支持。有关v3.3.1安装说明和设计工具要求,请参阅(Xilinx答复24628)

解决/修复方法

v3.3中的新功能

– 为ISE 9.1i添加了支持。

– 将Virtex-4 / Virtex-5实现中的IDELAY / IODELAY组件从相关时钟输入移到数据和控制信号上。

– 示例设计更新了FIFO以提供更强大的解决方案。

v3.3.1中的新功能

– 为Spartan-3A DSP添加了支持。

v3.3中的错误修复

– CR 430693:需要扩展IDELAYCTRL复位脉冲,以满足Virtex-4和Virtex-5器件的新指南。

– CR 428521:修改的地址过滤器,用于正确计算欠幅帧的统计信息(<= 5个字节)。

– CR 432150:更新了地址过滤器以正确识别多播暂停帧(Xilinx答复24554)

v3.3中的已知问题

– 示例设计ucf在rx时钟上缺少周期约束。有关更多信息,请参阅(Xilinx答复29935)

– LogiCORE三态以太网MAC v3.3数据表DS297列出了需要(-5)速度等级的Spartan-3,Spartan-3E,Spartan-3A器件。这是不正确的。使用较慢的(-4)速度等级可以满足定时。这将在数​​据表的下一版本中更新。

– 在示例设计UCF中,未为复位输入分配IOSTANDARD。这意味着复位引脚被设置为器件默认值,而不是与示例设计中的其他引脚相同的IOSTANDARD。对于Spartan-3E,这意味着复位将设置为LVCMOS,而其他每个引脚都是LVTTL,可能导致以下故障:

“ERROR:布局:864。”

有关此故障的更多信息,请参阅(Xilinx答复24716)

通过将以下行添加到UCF可以避免此故障:

NET“reset”IOSTANDARD = LVTTL;

请登录后发表评论

    没有回复内容