嵌入式三态以太网MAC包装器(Virtex-4)v4.4  –  9.1i IP更新1的发行说明和已知问题(9.1i_IP1)-Altera-Intel社区-FPGA CPLD-ChipDebug

嵌入式三态以太网MAC包装器(Virtex-4)v4.4 – 9.1i IP更新1的发行说明和已知问题(9.1i_IP1)

问题描述

本答复记录包含9.1i IP更新#1中发布的LogiCORE嵌入式三态以太网MAC Wrapper v4.4的发行说明,包括以下内容:

– v4.4中的新功能

– v4.4中的错误修复

– v4.4中的已知问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复24307)

解决/修复方法

v4.4中的新功能

– 此版本的Virtex-4嵌入式MAC包装器是一个与ISE 9.1i兼容的更新。它在新的设计工具版本上经过全面测试。

– 已经进行了一些架构改变。 IDELAY组件用于GMII和RGMII PHY标准,以满足建立和保持时序。此延迟元件已从时钟移至数据路径,以便更轻松地满足会议时间要求。添加了设置和保持时序的约束,以确保符合相应的规范。有关这些新约束的更多信息,请参阅“入门指南”。

– GMII和RGMII数据,控制和时钟引脚现已被定位,以说明如何根据推荐的设计实践将这些引脚组合在一起。在以前不受约束的几条路径上也增加了新的约束。

– IDELAYCTRL块复位脉冲已延长至50 ns,以符合最新建议。

– 更新了Virtex-4 RocketIO属性以符合最新建议

v4.4中的错误修复

-CR423845 – 当使用双1000BASE-X或SGMII时,如果没有使用一个MGT,那么两个平板电脑中的EMAC都将被置于复位状态。

-CR428354 – 生成核心时,有时会忽略/删除用于带内FCS启用,VLAN启用和半双工启用的GUI复选框

-CR432457 – 在示例功能仿真中,添加到波形的一些信号不正确且未定义

v4.4中的已知问题

-没有

请登录后发表评论

    没有回复内容