问题描述
本发行说明适用于9.1i IP Update 1中发布的SPI-4.2（POS-PHY L4）v8.3，包含以下信息：
– 新功能
– Bug修复
– 一般信息
– 已知的问题
有关安装说明和设计工具的要求，请参阅（Xilinx答复24307） 。
解决/修复方法
v8.3中的新功能
– 为ISE 9.1i添加了支持。
– 在开始对齐之前训练控制字的DPA等待选项。
v8.3中的错误修复
– （Xilinx答复24025） SPI-4.2设计实例：修改时序仿真网表生成脚本，使用-pcf选项运行NetGen。
– CR423778：SPI4.2 GUI允许Virtex-5等级和性能选择超出官方支持的范围。
– （Xilinx答复21316）在示例设计上运行时序仿真可能会产生DIP2错误。
一般信息
– SPI-4.2 Core的8.3版本支持Virtex-4和Virtex-5系列。对于Virtex-II和Virtex-II Pro设计，请使用最新版本的SPI-4.2 Core v6.x系列。
– 版本8.3 Core与ISE 9.1i Service Pack 2兼容。
– 如果在单个器件中使用多个SPI-4.2内核，则必须为每个实例生成具有唯一组件名称的内核。请参阅SPI-4.2用户指南“特殊设计考虑”一章下的“多核实例化”部分。
（Xilinx答复24821）将 SPI4.2设计从v8.2迁移到v8.3。
（Xilinx答复24822）将 SPI4.2设计从v6.3迁移到v8.3。
（Xilinx答复20430） SPI-4.2内核的功耗是多少？
（Xilinx答复15500）如何编辑SPI-4.2（PL4）UCF文件，以便TSClk在DCM中倾斜180度？
（Xilinx答复20017） SPI-4.2内核支持哪些I / O标准？
v8.3中的已知问题
制约因素和实施问题
（Xilinx答复20000）当通过NGDBuild实现SPI-4.2设计时，会出现几条“警告”和“INFO”消息。
（Xilinx答复21439）当通过MAP实现SPI-4.2设计时，会出现几条“警告”和“INFO”消息。
（Xilinx答复21320）当通过PAR实现SPI-4.2设计时，会出现几条“警告”和“INFO”消息。
（Xilinx答复21363） PAR在我的设计中放置组件或完全布线SPI4.2设计时遇到问题。
（Xilinx答复20280）当SPI-4.2 FIFO状态信号的I / O标准设置为LVTTL I / O时，PAR中会发生放置失败。
（Xilinx答复20040）时序分析器（TRCE）报告“0项分析”..“
（Xilinx答复20319）运行实现时，LVCMOS的未定义I / O（单端）默认值会导致NGDBuild中的WARNINGS。
一般仿真问题
（Xilinx答复24027）编译XilinxCoreLib会产生错误：“错误 – [URMI]实例中包含未解析的模块。”
（Xilinx答复24026）在SPI-4.2设计上运行仿真时，Locked_RDClk（来自RDClk DCM）可能会在PhaseAlignRequest之后被置低。
（Xilinx答复21319）在SPI4.2设计实例上运行时序仿真时，会报告几条“TDat Error：Data Mismatch”消息。
（Xilinx答复21322）在SPI4.2设计上运行时序仿真时，会发生几次SETUP，HOLD和RECOVERY违规。
（Xilinx答复20030）在仿真SPI-4.2设计时，预计在仿真开始时会出现多条警告消息。
（Xilinx答复15578）当使用NC-Verilog（由Cadence）或VCS（由Synopsys）仿真SPI-4.2（PL4）内核时，会出现异常和不一致的行为。
SPI-4.2（PL4）v8.2已知问题
– SPI-4.2 v8.2核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v8.2问题的信息，请参阅（Xilinx答复23846） 。
SPI-4.2（PL4）v8.1已知问题
– SPI-4.2 v8.1核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v8.1问题的信息，请参阅（Xilinx答复23487） 。
SPI-4.2（PL4）v7.4已知问题
– SPI-4.2 v7.4核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.4问题的信息，请参阅（Xilinx答复22300） 。
SPI-4.2（PL4）v7.3已知问题
– SPI-4.2 v7.3核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.3问题的信息，请参阅（Xilinx答复21918） 。
SPI-4.2（PL4）v7.2已知问题
– SPI-4.2 v7.2核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.2问题的信息，请参阅（Xilinx答复21032） 。
SPI-4.2（PL4）v7.1已知问题
– SPI-4.2 v7.1核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.1问题的信息，请参阅（Xilinx答复20274） 。
没有回复内容