问题描述
本发行说明适用于9.1i IP Update 1中发布的Block Memory Generator Core v2.4，包含以下信息：
– 一般信息
– 新功能
– Bug修复
– 已知的问题
有关IP更新＃1和设计工具要求的安装说明，请参阅（Xilinx答复24307） 。
有关IP更新＃2和设计工具要求的安装说明，请参阅（Xilinx答复24628） 。
安装IP Update＃2会将内核升级到“Rev 1”状态并启用Spartan3A DSP支持。
本答复记录中提到的所有已知问题仍然适用。
解决/修复方法
一般信息
Xilinx Block Memory Generator v2.4 LogiCORE应该用于所有新的Virtex-5，Virtex-4 / -4 XA，Virtex-II，Virtex-II Pro，Spartan-II / E和Spartan-3 / -3E / – 3E XA / -3A / -3 XA设计需要块存储器的任何地方。该内核取代了单端口块内存v6.2和双端口块内存v6.3内核，但不是直接替代品。 Xilinx.com上提供块存储器迁移套件，用于将单端口块存储器v6.2和双端口块存储器v6.3内核转换为较新的块存储器生成器内核格式。
请参阅以下位置提供的Block Memory Core Migration Kit：
有关迁移工具包的已知问题的http://www.xilinx.com/ipcenter/blk_mem_gen/blk_mem_gen_migration_kit.htm(Xilinx 答复24848） 。
（Xilinx答复24712）如何测试在块存储器生成器中触发ECC SBITERR和DBITERR输出的用户逻辑。
v2.4中的新功能
– 支持Virtex-5中的ECC（内置汉明纠错）
v2.4中的错误修复
CR 429967：块内存生成器浪费资源（对于某些配置不是最佳的）
CR 415531：块内存生成器GUI显示不可选择的选项
v2.4中的已知问题
（Xilinx答复23688）当项目目录位于“$ XILINX”时，块内存生成器GUI不会在Linux和Solaris上打开
（Xilinx答复23744）无效地址输入可能导致内核在DOUT总线上生成X.
（Xilinx答复24034）块存储器生成器核心需要很长时间才能生成
（Xilinx答复24313）核心可能会发出意外输出和仿真警告：“＃**警告：仿真时的功能警告……”
（Xilinx答复24804）错误：sim：166 – 发生内部错误。关闭核心定制GUI。
（Xilinx答复24860）当使用单端口ROM / RAM时，BitGen给出“错误：PhysDesignRules：1530 – 块上的悬空引脚：../ blk_mem_generator / SP.CASCADED_PRIM36 ..”
器件问题
Virtex-4和Virtex-5勘误表位于：
http://www.xilinx.com/support/mysupport.htm
Block Memory Generator v2.3已知问题
– Block Memory Generator v2.3现已过时。请升级到最新版本的核心。
有关现有Block Memory Generator v2.3问题的信息，请参阅（Xilinx答复24229） 。
块内存生成器v2.2已知问题
– Block Memory Generator v2.2现已过时。请升级到最新版本的核心。
有关现有Block Memory Generator v2.2问题的信息，请参阅（Xilinx答复23849） 。
没有回复内容