LogiCORE RapidIO v3.1 Rev 2  – 在RETRY上可以看到重复的数据包-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE RapidIO v3.1 Rev 2 – 在RETRY上可以看到重复的数据包

问题描述

当缓冲器在嵌入控制符号之前或与嵌入式控制符号相同的周期中断言中断(lnk_rdst_dsc_n)信号返回PHY Rx时,PHY将不会正确地中断当前数据包。这将导致重试时数据包重复。

解决/修复方法

此问题将在预计将于2007年2月发布的Serial RapidIO v4.1版本中修复。

如果您需要尽快解决此问题,请联系Xilinx技术支持:

www.xilinx.com

要么

http://www.xilinx.com/support/techsup/tappinfo.htm

请提供v3.1核心的三个XCO文件。

请登录后发表评论

    没有回复内容