10.1布局规划编辑器，PACE – 即使在Virtex-4上为低电容引脚分配输出差分标准，DRC也不会出错

问题描述

在Floorplan Editor / PACE中，可以在低端（LC）IOB站点上放置以下标准：

（LVDS_25，LVDSEXT_25，LVDS_25_DCI，LVDSEXT_25_DCI，ULVDS_25和LDT_25）

这打破了Virtex-4用户指南中差分终端的规则。哪一个是正确的？

解决/修复方法

Floorplan Editor / PACE中应该存在DRC错误。 PlanAhead中已修复此问题。请使用PlanAhead获得正确的DRC。

有关差分终端的更多信息，请参阅“Virtex-4用户指南”的第6章：

http://www.xilinx.com/support/documentation/virtex-4.htm#19324