9.1i时序分析器 – 我无法从时序分析器对Synplify Pro 8.6.1进行交叉探测-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i时序分析器 – 我无法从时序分析器对Synplify Pro 8.6.1进行交叉探测

问题描述

我跟着(Xilinx XAPP406)设置环境变量并在Synplify Pro8.6.1中打开了技术视图。但是,我在Synplify Pro中找不到<External Cross Probing Engaged>选项。

当我尝试执行交叉探测时,控制台中会出现以下警告消息:

“警告:InterToolCommunication:14 – 在尝试启动Synplicity Cross Probing系统时,返回以下内容:”无法打开socket:连接被拒绝“将无法启用Synplicity Cross Probing。

解决/修复方法

自Synplify Pro 8.1起,Synplicity不再支持Timing Analyzer的交叉探测。

但是,您可以解决此问题,如下所示:

1.将时序报告另存为<design_file> .twr。

2.在Synplify Pro中打开* .twr文件。

3.在Synplify Pro中打开Technology Hierarchical / Flattened视图。

4.突出显示* .twr中的一个路径名称,然后单击快捷方式<在选定的门上过滤>。将打开一个新技术视图,并显示此路径。

有关更多信息,请参阅(Xilinx答复11247)

请登录后发表评论

    没有回复内容