8.2i EDK – XBD文件中的时钟频率值是四舍五入的

问题描述

以下模块在XBD中定义：

开始IO_INTERFACE

ATTRIBUTE INSTANCE = clk_1

ATTRIBUTE IOTYPE = XIL_CLOCK_V1

PARAMETER CLK_FREQ = 3686400，IO_IS = clk_freq

结束

使用向导创建新项目后，此模块在MHS文件中转换为以下内容：

PORT sys_clk_pin = dcm_clk_s，DIR = I，SIGIS = CLK，CLK_FREQ = 3690000

CLK_FREQ从3686400转换为3690000。

解决/修复方法

要解决此问题，您应手动编辑MHS文件。此问题将在计划于2007年的EDK 9.1i中修复。