8.1 System Generator for DSP – 为什么打开模型时块标签与预期的不同？-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

8.1 System Generator for DSP – 为什么打开模型时块标签与预期的不同？

等级-LV1-ChipDebug

6年前发布

10

问题描述

打开模型时，为什么块标签与预期的不同？

解决/修复方法

此问题通常是在设置块参数时使用变量引起的。在定义设计中的所有变量之前打开模型时会出现问题。

解决此问题的最佳方法是创建在打开模型之前自动加载的preload或init脚本。此解决方案可确保预定义所有变量。

System Generator for DSP 9.1中已解决此问题

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分