LogiCORE Turbo乘积码解码器(TPC)v1.1  – 输出FIFO为空后,为什么OutputRDY信号在六个时钟周期内保持高电平?-Altera-Intel社区-FPGA CPLD-ChipDebug