8.2i Sp3 Simprims – X-RAMB36_EXP的Verilog模型的Virtex-5输出DOB不正确

问题描述

在SPI-4.2内核设计的Verilog时序仿真期间，X_RAMB36_EXP的输出DOB不正确

解决/修复方法

请通过以下网址与Xilinx技术支持一起打开WebCase： http ： //www.xilinx.com/support/clearexpress/websupport.htm以获得此问题的解决方案。

此问题已在ISE 9.1i中修复