11.3用于DSP的System Generator  – 当使用Synplify作为我的综合工具时,我无法在循环目标中生成NGC,比特流,时序分析或硬件。为什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.3用于DSP的System Generator – 当使用Synplify作为我的综合工具时,我无法在循环目标中生成NGC,比特流,时序分析或硬件。为什么?

问题描述

当使用Synplify作为我的综合工具时,我无法在循环目标中生成NGC,比特流,时序分析或硬件。为什么?

解决/修复方法

出现此问题的原因是Synplify要求浮动许可证以批处理模式运行,并且上面列出的所有流程都以批处理模式使用Synplify。

如果您有浮动许可证,则可以运行System Generator for DSP支持的任何流程。

请登录后发表评论

    没有回复内容