8.2.01用于DSP的系统生成器 – 当我的双端口Block RAM(DPRAM)块的两个数据输入有两种不同的数据类型时,为什么会出现仿真不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2.01用于DSP的系统生成器 – 当我的双端口Block RAM(DPRAM)块的两个数据输入有两种不同的数据类型时,为什么会出现仿真不匹配?

问题描述

当我的双端口Block RAM(DPRAM)模块的两个数据输入有两种不同的数据类型时,为什么会出现仿真不匹配?

例如,当端口A无符号且B已签名或相反情况为真时,DPRAM块具有仿真不匹配,并且端口A已签名且B未签名。

解决/修复方法

要解决此问题,必须在输入端口上显示相同的数据类型值,并使用重新解释块将值转换为双端口Block RAM块输出的相应数据类型。

System Generator 9.1中已修复此问题。

请登录后发表评论

    没有回复内容