System Generator for DSP – 当我使用多子系统生成器（MSG）块进行网表时，为什么忽略我的时钟引脚LOC约束？

问题描述

当我使用多子系统生成器（MSG）块进行网表时，为什么我的时钟引脚LOC约束会被忽略？

解决/修复方法

当您的系统生成器令牌中有时钟约束时，当您使用多子系统生成器块进行网表时，它们将被忽略。如果需要约束时钟，则必须使用具有从多子系统生成器块生成的顶层设计的UCF来执行此操作。