LogiCORE块内存生成器v2.3  –  8.2i IP更新3的发行说明和已知问题(8.2i_IP3)-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE块内存生成器v2.3 – 8.2i IP更新3的发行说明和已知问题(8.2i_IP3)

问题描述

本发行说明适用于8.2i IP Update 3中发布的Block Memory Generator Core v2.3,包含以下信息:

– 新功能

– Bug修复

– 已知的问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复24226)

Xilinx Block Memory Generator v2.3 LogiCORE应该用于所有新的Virtex-5,Virtex-4,Virtex-II,Virtex-II Pro,Spartan-II / -E,Spartan-3E和Spartan-3设计中的任何地方内存是必需的。该内核取代了单端口块内存v6.2和双端口块内存v6.3内核,但不是直接替代品。请参阅以下位置提供的Block Memory Core Migration Kit:

http://www.xilinx.com/ipcenter/blk_mem_gen/blk_mem_gen_migration_kit.htm

解决/修复方法

v2.3中的新功能

– 目前没有

v2.3中的错误修复

(Xilinx答复24104)使用字节写入启用功能时,从内存中读取的数据可能与预期的不匹配。

(Xilinx答复24061)由于使用错误的写入模式生成存储器,因此输出端会出现意外的数据。

(Xilinx答复24069)使用COE或“填充内存位置”选项未正确初始化内存。

(Xilinx答复24033)块内存资源估计(在GUI的最后一页)报告“未定义”。

(Xilinx答复24057) Spartan-3A是受支持的器件,尽管数据表“支持的器件系列”第1页上的表未提及支持该器件。

v2.3中的已知问题

(Xilinx答复23688)当项目目录位于“$ XILINX”时,块内存生成器GUI不会在Linux和Solaris上打开。

(Xilinx答复23744)无效地址输入可能导致内核在DOUT总线上生成X.

(Xilinx答复24034)块存储器生成器核心需要很长时间才能生成。

(Xilinx答复24313)核心可能会发出意外输出和仿真警告:“#**警告:仿真时的功能警告……”

器件问题

Virtex-5勘误表位于:

http://www.xilinx.com/support/mysupport.htm

块存储器生成器核心受到勘误表中列出的所有Block RAM问题的影响。

请登录后发表评论

    没有回复内容