14.x时间 – “分析零(0)项”或“忽略约束”消息-Altera-Intel社区-FPGA CPLD-ChipDebug

14.x时间 – “分析零(0)项”或“忽略约束”消息

问题描述

为什么我收到“0 Items / Paths Analyzed”或“Constraints Ignored”消息?

解决/修复方法

发生“0项/路径分析”消息的一个原因是约束系统具有重复约束。此问题可能是由UCF / NCF / EDN文件中的重复约束引起的;见(Xilinx答复18928)

此消息发生的第二个原因与约束之间的优先级有关。如果路径由FROM:TO约束和PERIOD约束覆盖,则FROM:TO约束将分析路径。发生这种情况是因为FROM:TO约束优先于PERIOD约束。 OFFSET约束和FROM:TO约束之间可能出现相同的情况。 FROM:TO约束也比OFFSET约束具有更高的优先级;见(Xilinx答复13920)

此消息发生的第三个原因是NGDBuild或Translate进程已删除与时序约束关联的计时组。检查翻译报告或BLD文件,以确定删除或忽略了哪个时序组或时序约束。以下是翻译报告中的示例:

“–ERROR:NgdHelpers:702 – TNM”PAD_CLK“驱动CLKDLL”$ I1“的CLKIN引脚。该TNM无法通过CLKDLL / DCM进行跟踪,因为它不是仅用于一个PERIOD规范。使用此TNM在以下用户组和/或规范中:

TS_PAD_CLK = PERIOD PAD_CLK 20000.000000 pS HIGH 50.000000%

TS_01 =从PAD_CLK到PADS 20000.000000 pS“

“ – 警告:XdmHelper:644 – 没有为TNM组找到合适的元件”%s“。该组已从设计中删除。没有找到TNM组”!%1!“的适当元件。已被从设计中删除。“

“ – 警告:XdmHelps:645 – 没有为组”%s“找到合适的元件。该组已从设计中删除。没有为组”!%1!“找到适当的元件。该组已从设计。请参阅上面的警告,了解无法匹配的模式的详细信息。请注意,模式将仅匹配由给定类型的元件驱动的信号,而不是实例名称。使用实例名称创建组模式,使用INST关键字附加TNM。“

请登录后发表评论

    没有回复内容