8.2i EDK – 使用MCH_OPB_DDR2内核的ML501电路板设计不起作用

问题描述

基本系统生成器（BSB）生成的使用OPB_DDR2的ML501设计中的内置内存测试失败。

解决/修复方法

BSB低效地构造时钟流，这导致两个DCM之间的偏差。要解决此问题，请使用以下新信息替换MHS文件中的以下行：

更换：

BEGIN mch_opb_ddr2

PARAMETER INSTANCE = DDR2_SDRAM_32Mx32

：

PORT Device_Clk = clk_200mhz_s

：

结束

：

BEGIN util_vector_logic

PARAMETER INSTANCE = ddr2_devclk_inv

：

PORT Op1 = clk_200mhz_s

：

结束

BEGIN dcm_module

PARAMETER INSTANCE = dcm_1

：

端口CLK0 = dcm_1_FB

端口CLKFB = dcm_1_FB

：

结束

附：

BEGIN mch_opb_ddr2

PARAMETER INSTANCE = DDR2_SDRAM_32Mx32

：

PORT Device_Clk = ddr2_dev_clk_s

：

结束

：

BEGIN util_vector_logic

PARAMETER INSTANCE = ddr2_devclk_inv

：

PORT Op1 = ddr2_dev_clk_s

：

结束

BEGIN dcm_module

PARAMETER INSTANCE = dcm_1

：

端口CLK0 = ddr2_dev_clk_s

端口CLKFB = ddr2_dev_clk_s

：

结束

以上更改使用与Device_clk和Device_Clk90_in相同的DCM连接;这消除了由于这些时钟引脚来自单独的DCM而导致的偏移。