LogiCORE Multiply Accumulator v4.0  – 当我将Multiply Accumulate v4.0 Core设置为宽输入(例如,24×16)并使用低于全精度的输出时,为什么仿真期间我的内核输出没有活动?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE Multiply Accumulator v4.0 – 当我将Multiply Accumulate v4.0 Core设置为宽输入(例如,24×16)并使用低于全精度的输出时,为什么仿真期间我的内核输出没有活动?

问题描述

当我将Multiply Accumulate v4.0内核设置为宽输入(例如,24×16)并使用低于全精度的输出时,为什么在仿真期间我的内核输出没有活动?

解决/修复方法

在Multiply Accumulate v4.0 Core中,如果选择宽乘法累加运算和输出不是全精度,则在仿真中不会看到核心的任何输出。

要解决此问题,可以分别使用CORE Generator,Multiplier v9.0和Accumulator v7.0中提供的单独的Multiply和Accumulate内核来实现MACC。

如果需要舍入输出,则必须在核心外部进行HDL。

请登录后发表评论

    没有回复内容