CPLD XC9500／XL/XV，CoolRunner II /XPLA3- GSR、BUFG和OE缓冲器是如何工作的？

描述

关键词：BUFGSR，全局，专用，路由

紧迫性：标准

一般描述：
全局设置/复位（GSR）、全局时钟（GCK）和全局三态（GTS）如何操作？他们使用专用路由吗？它们是否在设计中全局连接到所有触发器（如在FPGAs发生的）？如何连接它们？有没有办法强制使用全局路由？

解决方案

GSR必须连接到您希望信号进入您的设计的所有寄存器中。这与使用启动块并连接到信号GSR全局地设置/重置器件上的所有触发器的FPGA不同。

可以通过直接实例化组件（BuffgSR用于全局设置/重置、全局时钟的BUFG和全局三态的BUFGT）或使用UCF约束来将GSR添加到器件。有关更多信息，请参见（赛灵思解答10453）.

如果在GSR引脚和寄存器之间没有逻辑（除了逆变器），GSR使用专用路由。这允许ISE工具在器件上使用专用路由。GSR可以连接到器件中任何寄存器的集合或复位端口。

您可以通过读取CPLDfitter报告来确认全局路由使用情况，如CPLDfitter报告中的下一节所示：

“信号”CLK映射到全球时钟网络GCK1上。
全局输出使能（NS）未被使用。
未使用的全局设置/重置网络（S）。

全局时钟和三态缓冲器以相同的方式工作。

对于其他常见的CPLD问题，请参阅XILinx CPLDS的技术提示FAQ：
HTTP://www. XILIX.COM/XLNX/XILUTTHYFAQ.JSP？ILangeGuID＝1和sSuff= Xilinx+CPLD