Virtex-5嵌入式三态以太网MAC包装器v1.1 – 8.2i IP更新2 LXT补充的发行说明和已知问题（8.2i_IP2_LXTsup）

问题描述

本答复记录包含LogiCORE嵌入式三态以太网MAC Wrapper v1.1的发行说明，该发行说明在8.2i IP Update 2 LXT补充中发布，包括以下内容：

– 一般信息

– 已知的问题

有关安装说明和设计工具的要求，请参阅（Xilinx答复24307） 。

解决/修复方法

Virtex-5嵌入式三态以太网MAC封装器的初始版本

– 支持为Virtex-5 LXT三态以太网MAC自动生成HDL包装文件

– 实例化用户可配置的以太网MAC物理接口（支持GMII，MII，RGMII，SGMII和1000Base-X PCS / PMA配置）

– 提供基于FIFO的示例设计

– 为所选配置提供演示测试平台

已知的问题

– 对于使用1000BASE-X或SGMII的设计，Virtex-5 LXT ES芯片要求结构和GTP之间的发送信号进行注册和锁定，以满足时序要求。示例设计UCF为5VLX50T GTP_DUAL_X0Y2提供LOC约束。如果将使用其他器件或GTP，请参阅（Xilinx答复24166）以获取有关如何生成正确约束的说明。

– 在8.2i工具中，RGMII时序仿真可能会收到错误的时序故障。有关此内容的更多信息，请参阅（Xilinx答复24284） 。此问题将在9.1i中修复。