8.2i SP3 XST  – 无法在CORE Generator中生成核心,或核心网表为空-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2i SP3 XST – 无法在CORE Generator中生成核心,或核心网表为空

问题描述

我无法在ISE 8.2i sp3中生成以下内核,或者生成的核心网表为空:

– FIR编译器V 1.0

– DVB S2编码器

– DA FIR V 9.0

– MAC FIR V 5.1

– FIFO Generator V 2.3

解决/修复方法

此问题已在ISE 9.1i中修复。此修复程序也适用于下载中心的ISE 8.2i LXT补丁:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

Xilinx强烈建议您下载此补丁,即使您不打算使用上述核心之一。

请登录后发表评论

    没有回复内容