8.2i IP更新2  – 编译XilinxCoreLib时,会发生错误:“错误 –  [URMI]具有未解析模块的实例仍保留在设计中”-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2i IP更新2 – 编译XilinxCoreLib时,会发生错误:“错误 – [URMI]具有未解析模块的实例仍保留在设计中”

问题描述

关键词:网络,以太网,MAC,XAUI,千兆,SPI,SPI4,SPI42,SPI-4.2,SPI4.2,PL4,GFP,三模,通用,成帧,程序,SONET,系统,分组,接口,光纤,通道,DVB-ASI,FIFO,fifo16,凸轮,异步,8b10b,解码器,嵌入式,Aurora,包装,PCI,PCI-X,PCI32,PCI64,PCI-X,PIPE,PCI Express,UCF发生器,计数器,DSP,二进制计数器,比较器,复数乘法器,分布式算术FIR滤波器,DVB S2 FEC编码器,浮点核心,MAC,MACC,流水线分频器,基于RAM的移位寄存器,TCC编码器3GPP,LogiCORE,CORE发生器,VLYNQ,CAN,vcs ,vcs_x,Verilog,CompXLib

解决/修复方法

请登录后发表评论

    没有回复内容