LogiCORE SPI-4.2(POS-PHY L4)v8.2  – 从v8.1迁移到v8.2(迁移指南)-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v8.2 – 从v8.1迁移到v8.2(迁移指南)

问题描述

本答复记录显示了如何将SPI-4.2内核从v8.1迁移到v8.2,并描述了对内核进行的信号更改。每次尝试都是为了使版本之间的约束,输入和输出信号保持一致。本答复记录涵盖了从v8.1升级到v8.2所需的修改。

包括以下部分:

– XCO参数更改

– 核心信号变化

– 包装文件更改

– UCF和NCF文件更改

解决/修复方法

XCO参数更改

在v8.2核心中引入了以下新参数:

CSET generate_continuous_alignment_halt_pin = true

CSET generate_advance_dpa_diagnostic_ports = true

CSET read_mode = Full_Burst

CSET sink_dedicated_idelayctrl_reset = true

有关具体信息,请参阅用户指南。

核心信号变化

1)SrcBurstLen [9:0]:源内核中SrcBurstLen总线的宽度增加到10(SrcBurstLen [9:0])以支持

最大未分段源核心数据包大小为16k字节(SrcBurstLen)

2)如果从GUI中选择“生成专用输入IDELAYCTRL复位”选项,则以下可选信号

添加到v8.2 Sink Core:

– SnkIdelayCtlRst(输入):Sink Dedicated IDELAYCTRL Reset。有效的高信号,异步复位所有

在Sink核心中实例化的IDELAYCTRL原语。

3)如果从GUI中选择“生成连续对齐停止引脚”选项,则会将以下可选信号添加到v8.2接收器核心:

– SnkCDPAHalt(输入):相位对齐DPA停止。高电平有效信号暂停指针调整或连续DPA操作。

4)如果从GUI中选择“生成高级DPA诊断端口”选项,则以下可选信号为

添加到v8.2 Sink Core:

– SnkDPADiagWin(输入):相位对齐DPA诊断。高电平有效信号,使用户能够在SPI-4.2总线的每个位操作期间找到有效的数据窗口。

– SnkDPAAddrRst(输入):相位对齐DPA Ram地址复位。清除SnkDPARamAddr计数器的高电平有效信号。

– SnkDPAAddrEn(输入):相位对齐DPA Ram地址使能。启用S​​nkDPARamAddr计数器的高电平有效信号。

有关更多信息,请参阅“SPI-4.2 Core v8.2用户指南”。

包装文件更改

v8.2包装器文件替换了v8.1包装器文件。

UCF文件更改

必须通过使用v8.2发行版中提供的SPI-4.2约束替换UCF文件中的所有SPI-4.2约束来更新UCF文件(使用v8.2 UCF文件而不是v8.1 UCF文件)。

请登录后发表评论

    没有回复内容