LogiCORE FIFO Generator v3.2  – 针对Virtex-5时出现的NCSIM警告-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIFO Generator v3.2 – 针对Virtex-5时出现的NCSIM警告

问题描述

FIFO Generator v3.2内核采用Virtex-5通用时钟或独立时钟模块RAM(使用Block Memory Generator v2.2内核)时,会在运行时序仿真时产生多个NCLAB警告。

ncelab:* W,BNDMEM(/proj/ipco/clibs/IPpub/ius/5.5/lin/lib/simprims_ver/simprims_ver_virtex5_source.v,3444|77

):超出声明范围的内存索引[4.2.2(IEEE)]。

解决/修复方法

警告可以忽略。仿真将成功运行。

请登录后发表评论

    没有回复内容