Aurora v2.4  – 示例设计在过采样模式下不起作用-Altera-Intel社区-FPGA CPLD-ChipDebug

Aurora v2.4 – 示例设计在过采样模式下不起作用

问题描述

Aurora v2.4的示例设计在速度低于1.25 Gb / s时无法正常工作。故障发生在仿真和硬件中。

解决/修复方法

要解决此问题,请对MGT和Cal Block属性进行以下修改:

MGT属性:

将ENABLE_DCDR从FALSE更改为TRUE。

Cal Block属性: *

  • C_RXOUTDIV2SEL_A:设置为MGT A的RXOUTDIV2SEL值
  • C_RXOUTDIV2SEL_B:设置为MGT B的RXOUTDIV2SEL值

*注意: Aurora 2.4示例设计假定使用CES2 / 3芯片并自动实例化Cal Block 1.2.1。

只有CES2 / 3芯片和Cal Block 1.2.1才需要本答复记录中列出的校准块更改。

如果Cal Block 1.4.x与CES4芯片一起使用,则不需要更改Cal Block属性。

请登录后发表评论

    没有回复内容