8.2i SP2 TRACE / Timing Analyzer – 交叉探测时，详细路径报告中缺少中间信号-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

8.2i SP2 TRACE / Timing Analyzer – 交叉探测时，详细路径报告中缺少中间信号

等级-LV1-ChipDebug

6年前发布

10

问题描述

在时序分析报告中，缺少中间信号，扇出为“0”。这个问题什么时候解决？

解决/修复方法

此问题已在最新的8.2i Service Pack中修复，可在以下位置获得：

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分