8.2i EDK  – 使用Cadence NCSIM仿真器有哪些限制或限制?-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2i EDK – 使用Cadence NCSIM仿真器有哪些限制或限制?

问题描述

使用Cadence NCSIM仿真器有哪些限制或限制?

– 从EDK 8.2.01i开始,Xilinx不完全支持NCSIM的IUS5.7之前用于RTL级仿真的任何版本(在VHDL和Verilog中)。

– 此问题是由旧版NCSIM中的限制引起的。

– 如果您安装了ISE 8.2.02i(ISE 8.2i Service Pack 2)或更新版本的ISE 8.2i设计工具,则会出现问题。

– 您将在库编译步骤(Simulation Library Compilation Wizard或COMPEDKLIB)中收到错误。日志文件将指示XilinxProcessorIPLibrary中某些内核的NCSIM内部错误。错误显示在日志文件中,但可能不会在Simulation Library Compilation Wizard(COMPEDKLIB)GUI中报告。

解决/修复方法

– 使用IUS 5.7(在Windows平台上不可用)

库编译步骤不会生成错误。如果使用此版本的IUS,Xilinx目前正在调查是否存在其他问题。如有必要,本答复记录将根据更多信息进行更新。

您必须对ncelab使用-lib_binding选项。有关此ncelab选项的更多信息,请参阅(Xilinx答复19446)

请登录后发表评论

    没有回复内容