8.2 System Generator for DSP  – 在我的Direct Digital Synthesis(DDS)v5上选择“指定显式采样周期”选项并且未选择“提供启用端口”或“提供同步复位端口”时,为什么会收到错误.0块?-Altera-Intel社区-FPGA CPLD-ChipDebug