ISE 14.7 MAP  – 错误:包装:1568  –  DDR reg FOO未能加入ILOGIC-Altera-Intel社区-FPGA CPLD-ChipDebug

ISE 14.7 MAP – 错误:包装:1568 – DDR reg FOO未能加入ILOGIC

问题描述

我的设计在MAP的打包阶段失败,但有以下错误。

这些错误意味着什么,我该如何纠正它们?

解决/修复方法

这些消息通常意味着DDR寄存器不符合打包到ILOGIC / OLOGIC组件的资格。

这非常类似于触发器无法打包到I / O组件中的问题。

但是,DDR寄存器没有包装到Slice组件中的替代方案,从而导致错误。

包装失败的可能原因包括:

  • 与I / O组件的连接无效。这可能包括不受支持的扇出或反转。
  • 区域组范围限制可能会阻止包。
  • 保持HIERARCHY约束可能会阻止包。
  • ILOGIC和OLOGIC组件之间不兼容的共享控制信号可能会阻止该组件。

对于最后一种情况,当综合扇出限制已应用于复位线时,可能会发生错误,从而导致复位线被分区为单独但逻辑上等效的网络,并且综合器无法正确分组FF负载。

在这种情况下,可以使用以下解决方法:

  • 增加复位信号的综合扇出以防止信号分区。

要么

  • 手动对设计中的复位线和触发器进行分组,确保每个ILOGIC / OLOGIC对只有一个复位。
请登录后发表评论

    没有回复内容