4.2i基础仿真器-仿真需要多少内存?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i基础仿真器-仿真需要多少内存?

描述

关键词:基础、功能、时序、仿真、内存、RAM

紧迫性:标准

一般描述:
基础逻辑仿真器的内存需求是什么,仿真运行的最大时间是多少?

解决方案

在仿真的最大时间上没有软件限制,但是在内存的形式上存在物理限制。对于被探测/分析的每个信号,任何事件(该信号的值的变化)将需要16字节的存储器来存储波形。这一要求超出了基础工具操作所需的内存。在我们的文献中规定的系统要求对于大多数仿真来说是足够的;然而,如果仿真涉及长的仿真时间和/或要分析的大量信号,则可能需要额外的存储器。(这是当错误报告在仿真过程中资源不足时的情况)。

例如
对于运行40毫秒的4 MHz时钟,只需存储大约5毫巴的存储器即可存储波形。如果你观察到20个其他信号在2 MHz的变化,仿真器将需要额外的51 MB,使所需的总数为56 MB。除了工具和操作系统之外,这可能会过载系统资源。

可能的解决方案:

1。增加系统可用的交换空间的数量。该解决方案的缺点是系统性能可以通过增加对硬盘驱动器的依赖性而降低。

2。减少分析的信号的数量或仿真的长度。

三。安装更多物理RAM。

欲了解更多信息,请参阅(赛灵思解答12939).

请登录后发表评论

    没有回复内容