LogiCORE块存储器生成器 – ADDR上的无效地址可能导致内核在仿真期间在DOUT总线上生成X.

问题描述

如果在ADDR总线上指定了无效地址，则在读取操作期间以及仿真中的置位和复位操作期间，X可能出现在DOUT总线上。在器件中，您可能会在DOUT上获得不可预测的数据。

解决/修复方法

输出上的X可能会继续出现，直到内部用新地址覆盖无效地址。使用输出寄存器时，可能需要几个时钟周期。

要避免此问题，请仅指定有效地址。有效地址为核心生成期间所选内存的深度0。