8.1 AccelDSP综合工具 – 导出到System Generator for DSP的设计不通过XST-Altera-Intel社区-FPGA CPLD-ChipDebug

8.1 AccelDSP综合工具 – 导出到System Generator for DSP的设计不通过XST

问题描述

如果将项目选项“-register_inputs”设置为TRUE的基于AccelDSP的设计导出到System Generator,然后连接到SystemGenerator内的更大设计,并且系统生成器设计与XST综合,您将收到一条错误消息,指出端口“ac_InputReq”和“ac_OutputAvail”未连接。此错误消息通常具有以下格式:

警告:Xst:753 – “<pathname_to_AccelDSP_Exported_Design>”行<nnnn>:

组件“<name_of_AccelDSP_Design>”的未连接输出端口“ac_InputReq”

….

错误:Xst:759 – “<pathname_to_AccelDSP_Exported_Design>”line <nnnn>:组件没有默认绑定:<name_of_AccelDSP_Design>。端口<ac_InputReq,ac_OutputAck>不在实体上。

解决/修复方法

项目选项“-register_inputs”设置为TRUE与生成的Simulink或System Generator文件之间存在负面交互。如果将AccelDSP项目导出到System Generator或Simulink,则必须将项目选项“-register_inputs”设置为FALSE。

这仅是AccelDSP 8.1.01版本的问题。

请登录后发表评论

    没有回复内容