8.2i EDK SP1 – “opb_hdlc_v2_01_a”，多通道HDLC在OPB复位后未正确初始化-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

8.2i EDK SP1 – “opb_hdlc_v2_01_a”，多通道HDLC在OPB复位后未正确初始化

等级-LV1-ChipDebug

6年前发布

20

问题描述

发送数据包后，OPB重置会导致第一个数据包被错误传输。

上电复位功能正常，但在内核运行后，OPB复位会导致复位后第一个发送的数据包不正确。

解决/修复方法

最新的EDK 8.2i Service Pack中已修复此问题，可从以下位置获得：

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分