LogiCORE Multiplier v9.0 – 为什么我的基于Virtex-5 LUT的乘法器在我不使用任何流水线操作时在MAP后仿真，后PAR仿真和硬件中提供不正确的输出结果？

问题描述

为什么我的基于Virtex-5 LUT的乘法器在不使用任何流水线操作时在MAP后仿真，后PAR仿真和硬件中给出不正确的输出结果？

解决/修复方法

要解决此问题，请在基于LUT的乘法器中添加至少一个流水线阶段，或在Virtex-5器件中使用嵌入式乘法器（DSP48E）。