EDK hard_temac v3.00.a / v3.00.b，已知问题 – 当前的SGMII解决方案使用125MHz参考时钟并针对Virtex-4 CES2 / 3芯片-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面