LogiCORE Multiplier v9.0  – 为什么我的基于Virtex-5分布式RAM / ROM的恒定系数乘法器(CCM)在MAP后仿真,后PAR仿真和硬件中提供不正确的输出结果?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE Multiplier v9.0 – 为什么我的基于Virtex-5分布式RAM / ROM的恒定系数乘法器(CCM)在MAP后仿真,后PAR仿真和硬件中提供不正确的输出结果?

问题描述

为什么我的基于Virtex-5分布式RAM / ROM的恒定系数乘法器(CCM)在MAP后仿真,后PAR仿真和硬件中给出不正确的输出结果?

解决/修复方法

您可以通过设置以下环境变量来解决此问题:

XIL_MAP_DONT_CHANGE_RAM_ADDR = 1

有关设置环境变量的信息,请参阅(Xilinx答复11630)

此问题已在最新的8.2i Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容