LogiCORE Multiplier v9.0 – 为什么我的未完全流水线的Virtex-5乘法器在MAP后仿真，后PAR仿真和硬件中给出了错误的输出结果？

问题描述

为什么我的未完全流水线的Virtex-5乘法器在MAP后仿真，后PAR仿真和硬件中给出不正确的输出结果？

解决/修复方法

这是导致MAP错误地使用MREG的已知问题。

您可以通过设置以下环境变量来解决此问题：

XIL_MAP_NO_DSP48E_AUTOREG = 1

有关设置环境变量的信息，请参阅（Xilinx答复11630） 。

此问题已在最新的8.2i Service Pack中修复，可在以下位置获得：

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp