基础F1.3,逻辑仿真器:如果状态行已取消,仿真器将挂起-Xilinx-AMD论坛-FPGA CPLD-ChipDebug