8.2i Virtex-5 DRC  – “错误:PhysDesignRules:1492  –  comp CFGLUT5_O6_OBU(不正确)的编程不兼容”-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2i Virtex-5 DRC – “错误:PhysDesignRules:1492 – comp CFGLUT5_O6_OBU(不正确)的编程不兼容”

问题描述

DRC检查兼容的LUT5和LUT6配置是否正确处理移位寄存器,导致错误的DRC错误:

“错误:PhysDesignRules:1492 – comp CFGLUT5_O6_OBUF的编程不兼容。

这对Luts SLICEM_A5LUT和SLICEM_A6LUT必须兼容

等式,低位必须编程相同。 SLICEM_A5LUT十六进制

equation是<O5 = 0x00000180>,SLICEM_A6LUT十六进制方程式是

<O6 = 0x00000000FE7F0180>“。

解决/修复方法

此问题已在最新的8.2i Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容