10.1 CPLDFit – “Cpld：999 – 时序约束中的语法错误”CPLD时序约束限制（OFFSET，PERIOD）

问题描述

CPLD时序约束是FPGA支持的子集。

本答复记录包含CPLD实施工具当前不支持的约束列表。

解决/修复方法

补偿：

– 指定时间组

– 指定HIGH / LOW

期间：

– 指定非50/50占空比

– 混合寄存器极性

– 不追溯到CE

假路径/ TIG：

– 不起作用

请参阅（Xilinx答复2339） 。

“通过”路径/ TPTHRU

– 不起作用

从到

– 在语法中使用*或/

TNM：

CPLD的TNM应仅放在网络上，而不应放在实例或引脚上。

有效约束的示例如下：

NET“clk”TNM_NET =“clk”;

TIMESPEC“TS_clk”= PERIOD“clk”10 ns HIGH 50％;

OFFSET =在“clk”之前的5 ns;

OFFSET =在“clk”之后输出5 ns;

NET“clk”BUFG = CLK;

TIMESPEC“TS_pads2pads”=从PADS到PADS 6 ns;

有关CPLD时序的更多信息，请参阅（应用笔记XAPP1047）