问题描述
Virtex-5 MAP报告的“设计摘要”部分已更新，以反映此体系结构中的更改。本答复记录提供了本摘要中条目的说明。
解决/修复方法
MAP报告（.mrp）的“设计摘要”部分列出了设计使用的硬件元件。如果资源在设计中至少使用一次，则该资源仅在此摘要中列出。
切片逻辑利用率
报告的这一部分列出了按类型（触发器与锁存器）的寄存器和按类型（逻辑与存储器）的LUT使用情况。 LUT的使用进一步分为仅用于O5输出，仅用于O6输出，或用于基于每个LUT的O5和O6。内存使用情况首先按类型（双端口RAM，单端口RAM和移位寄存器）划分，然后按输出引脚使用（O5，O6或两者）划分。
每个Virtex-5 LUT具有六个独立输入和两个独立输出。根据LUT中实现的功能，可以使用O5，O6或两个输出。如果使用两个输出，则完全利用LUT，不能添加其他逻辑。如果仅使用O6输出，则可以在共享时添加最多五个输入的另一个逻辑功能。如果仅使用O5输出，则LUT仅半满并且可以共享共享输入的任何其他五个输入功能。有关Virtex-5 LUT的许多配置和连接可能性的更多详细信息，请参阅“Virtex-5用户指南”的“CLB概述”部分。
布线推进和闩锁推进
有时，必须使用LUT或锁存来访问内部片资源，如寄存器，多路复用器或进位逻辑。这通常发生在切片中已使用专用接入点时。在“切片利用率”部分中报告了Route-thrus和Latch-thrus的数量。 Latch-thrus与寄存器计数分组。布线推进器列在LUT信息之后，并进一步按其O5和O6引脚使用情况进行细分。在（Xilinx答复23267）中更详细地讨论了闩锁推进器。在（Xilinx答复23871）逻辑分布中更详细地讨论了布线推进器
“器件摘要”中的新条目是设计中使用的LUT-Flop对列表。由于每个Slice包含四个六输入LUT和四个触发器，因此每个Virtex-5 Slice的逻辑数量可能是以前架构的两倍多。不是列出占用切片的数量（这可能使器件看起来比它更饱满），而是通过将每个链接的LUT和存储元件对部分或完全使用来报告密度数。
“使用的LUT或触发器对”表示使用两个站点中的任一个或两者的情况。 “使用的LUT和触发器对”表示使用两个站点的情况。您可以使用这些数字来进一步计算其他信息。例如，从总Slice触发器中减去“Both”的数量，以查看在没有LUT直接驱动它的情况下放置了多少寄存器;类似地从总Slice LUT中减去“Both”的数量，以查看有多少LUT不直接驱动寄存器。您还可以通过将“both”的数量除以Slice LUT的数量来确定直接从LUT驱动的触发器的百分比。使用所有这些数字可以准确指示器件中仍有多少资源可用。
I / O利用率
本节报告器件中已连接和未绑定（如果使用）I / O引脚的数量。
特殊功能利用
本节列出了设计中使用的所有剩余组件，包括Block RAM，FIFO，全局时钟和硬IP元件。时钟资源包括BUFG / BUFGCTRL，BUFIO和BUFR，以及DCM_ADV和PLL_ADV。硬IP元件包括边界扫描（BSCAN）和STARTUP块到DSP48E资源。
首先列出使用的块RAM资源总数，然后分析所使用的36K和18K块RAM和FIFO原语的总数。由于每个Block RAM资源可以包含一个36K元件或两个18K元件，因此36K和18K计数的总数可以超过所使用的资源总数。使用的总内存代表消耗的资源可能留出的最大内存量，而不是设计的特定连接所使用的内存量。例如，128×18 RAM和512×14 RAM每个“消耗”18K块RAM，因为它们需要一半的RAMB36资源来实现。
有关Virtex-5架构专用功能的更多信息，请参阅Virtex-5用户指南：
http://www.xilinx.com/xlnx/xweb/xil_publications_index.jsp?category=User+Guides
没有回复内容