Virtex-4 RocketIO SmartModel v8.1  – 仿真中MGT之间的TX串行数据存在偏差-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-4 RocketIO SmartModel v8.1 – 仿真中MGT之间的TX串行数据存在偏差

问题描述

在仿真中,来自一个MGT的发送引脚相对于另一个MGT偏向32 UI。这表明两个收发器之间的传输路径延迟存在差异。

解决/修复方法

此问题已在8.2.01i SmartModel中修复。 8.1工具可以使用补丁。请参阅(Xilinx答复23472)

新模型将确保所有发送器都具有确定性延迟,因此,对于通道绑定应用程序,没有发送通道偏斜。

重要的是要记住,在硅片中,发送器延迟将取决于延迟模式。

有关延迟的更多信息,请参阅“Virtex-4 RocketIO用户指南”。

http://www.xilinx.com/xlnx/xweb/xil_publications_display.jsp?category=User+Guides

请登录后发表评论

    没有回复内容