LogiCORE三态以太网MAC v3.1内核 – 三态以太网MAC内核的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE三态以太网MAC v3.1内核 – 三态以太网MAC内核的发行说明和已知问题

问题描述

本答复记录包含LogiCORE三态以太网MAC v3.1核心版本,该版本在8.2i IP更新1中发布,包括以下内容:

– v3.1中的新功能

– v3.1中的错误修复

– v3.1中的已知问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复23479)

解决/修复方法

v3.1中的新功能

– 为ISE 8.2i添加了支持

– 为Virtex-5添加了支持

– 改进了核心可移植性的示例设计层次结构

v3.1中的错误修复

– 没有。

v3.1中的已知问题

– 示例设计的当前CORE Generator约束不限制从主机到mdio_logic或从mdio_logic到主机的路径。有关此问题的更多信息,请参阅(Xilinx答复23752)启用流程控制时,MAC无法识别多播暂停帧。有关更多信息以及解决此问题的方法,请参阅(Xilinx答复24554)

请登录后发表评论

    没有回复内容