LogiCORE以太网统计v2.1核心 – 以太网统计核心的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE以太网统计v2.1核心 – 以太网统计核心的发行说明和已知问题

问题描述

本答复记录包含LogiCORE以太网统计v2.1核心版本,该版本已在8.2i IP更新#1中发布,包括以下内容:

– v2.1中的新功能

– v2.1中的错误修复

– v2.1中的已知问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复23479)

解决/修复方法

v2.1中的新功能

– 为ISE 8.2i添加了支持

– 为Virtex-5添加了支持

– 改进了核心可移植性的示例设计层次结构

v2.1中的错误修复

– 没有

v2.1中的已知问题

– ModelSim PE中的Virtex-4 Verilog仿真会导致内存冲突错误。有关此问题的更多信息,请参阅(Xilinx答复21375)

– 当与Virtex-4嵌入式以太网MAC包装器LogiCORE(仅限1000BASE-X或SGMII(1Gb / s)接口)一起使用时,奇数帧的统计数据不会增加。此问题已在8.2i IP更新2 LXT补充中提供的以太网统计v2.2中得到修复,该补充计划于2006年10月下旬发布。

请登录后发表评论

    没有回复内容