LogiCORE XAUI v6.2核心 –  XAUI核心的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE XAUI v6.2核心 – XAUI核心的发行说明和已知问题

问题描述

本答复记录包含8.2i IP更新#1中发布的LogiCORE XAUI v6.2核心版本,其中包括以下内容:

– v6.2中的新功能

– v6.2中的错误修复

– v6.2中的已知问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复23479)

解决/修复方法

v6.2中的新功能

– 为ISE 8.2i添加了支持

– 基于进一步的表征,更新GT11属性以更好地优化MGT

– 此版本中包含以下v6.1 rev1和v6.1 rev2增强功能:

* Virtex-4 FX参考时钟频率更改为312.5 MHz。有关更多信息,请参阅(Xilinx答复23362)

* CR 227266 – 更新了TXSYNC用法

* CR 231655 – 针对Virtex-4 FX CES4进行了更新

* CR 232614 – 修订版GT11复位电路

v6.2中的错误修复

– CR 233495 – UCF IOSTANDARD约束在实现中未被提取

– 此版本中包含以下v6.1 rev1和v6.1 rev2中提供的错误修复:

* CR 228817 – CHAN_BOND_LIMIT上的设置不正确

* CR 229468 – TXCLK0_FORCE_PMACLK上的设置不正确

* CR 230207 – DCM已更改为高频模式

v6.2中的已知问题

– Virtex-4 GT11属性ALIGN_COMMA_WORD不正确。有关此问题的详细信息以及有关如何解决此问题的详细信息,请参阅(Xilinx答复23684)

– XAUI示例设计包装器文件仅使用XST进行测试。 XAUI Verilog示例设计包装器文件包含XST特定的综合约束,Synplify和其他第三方综合工具无法读取这些约束。这些约束包括正确操作所需的Virtex-4 GT11属性。有关如何解决此问题的信息,请参阅(Xilinx答复24280)

– 对于Virtex-4,GT11 init块上的USRCLK_STABLE输入与“1”相关联。这应该连接到DCM的锁定输出。这在XAUI核心的v7.0及更高版本中已得到纠正。

– 对于Virtex-4 GT11属性,RXVCODAC_INIT和VCODAC_INIT位9:8必须设置为00,否则GT11 PLL可能无法始终锁定。为了纠正这个问题,可以将它们从10’b1000011111更改为10’b0000101001。这在XAUI核心的v7.0及更高版本中已得到纠正。

– 对于Virtex-4,有些情况下通道绑定不能在第一次工作,并且需要后续的rxreset用于GT11通道绑定。对于XAUI v7.0,添加了一个块进行监视,确保通道绑定成功。

请登录后发表评论

    没有回复内容