LogiCORE FIFO Generator v3.1 – FIFO生成器核心的发行说明和已知问题（8.2i_IP1）

问题描述

本发行说明适用于8.2i IP Update 1中发布的FIFO Generator 3.1 Core，包含以下内容：

– 新功能

– Bug修复

– 已知的问题

有关安装说明和设计工具的要求，请参阅（Xilinx答复23479） 。

解决/修复方法

v3.1中的新功能

– 为Virtex-5添加了支持

– 为ISE 8.2i添加了支持

– 在基于块存储器的实现中使用块存储器生成器核心，以便在Spartan-3，Virtex-II，Virtex-4和Virtex-5架构中实现更高效的块存储器利用率

v3.1中的错误修复

（Xilinx答复 22462）基于Virtex-4 FIFO16的实现中的状态标志行为问题不正确。该修复程序仅支持使用单个FIFO16原语实例创建的FIFO。

v3.1中的已知问题

（Xilinx答复23691）内置FIFO不支持行为模型

（Xilinx答复23709）映射错误：LIT：250 – 引脚RAMB16符号的WEA0，WEA1，WEA2和WEA3

（Xilinx答复20278） PROG_EMPTY和PROG_FULL可以产生错误断言

（Xilinx答复20291）仿真警告：“* / X_FF恢复低位违反设置”

（Xilinx答复20271） RESET上的仿真错误：“错误：/proj/xbuilds/G.36/verilog/src/simprims/X_RAMB16.v(4289）：$ hold（…”

（Xilinx答复22014）使用FIFO Generator Core时，允许的数据计数宽度小于应有的值

（Xilinx答复22722） FIFO生成器核心现在除数据表外还包括用户指南。在哪里可以找到FIFO生成器的用户指南？

器件问题

请注意http://www.xilinx.com/support/mysupport.htm上发布的Virtex-5勘误表