8.1i Spartan-IIE MAP  – 在“将设计映射到LUT ……”时发生崩溃-Altera-Intel社区-FPGA CPLD-ChipDebug

8.1i Spartan-IIE MAP – 在“将设计映射到LUT ……”时发生崩溃

问题描述

注意本答复记录仅适用于Virtex和Spartan-IIE或更早版本的架构。

我试图将部分完成的设计映射到Virtex器件,但MAP崩溃如下:

“发布8.2i – 映射I.31

版权所有(c)1995-2006 Xilinx,Inc。保留所有权利。

使用目标部件“2s150pq208-5”。

将设计映射到LUT ……

分段故障(核心转储)“

解决/修复方法

在某些情况下,MAP在处理包含没有输入或输出连接的BUFG的设计时崩溃。在将来的设计工具版本中,此错误正在考虑修复。在修复之前,请确保从设计中删除任何未连接的BUFG。

请登录后发表评论

    没有回复内容