1.5 I基础逻辑仿真器-总线顺序颠倒后,总线已扁平,然后结合-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1.5 I基础逻辑仿真器-总线顺序颠倒后,总线已扁平,然后结合

描述

关键词:基础,F1.4,仿真,总线,扁平化,组合

紧迫性:标准

描述:

当仿真总线信号时,如果它首先从菜单选择(信号-GT;总线& GT;扁平化)变平,然后重新组合(信号-GT;BUS & GT;联合),则位顺序出现颠倒。(即,最高有效位成为最低有效位,而最低有效位成为最高有效位。

这似乎产生不正确的仿真结果。

解决方案

困惑在于扁平化和组合式期权的作用。总线事实上打破了总线。当你把总线变平后,总线就不再是总线了。当你执行总线-GT;组合时,它创建总线。当总线合并时,比特顺序由仿真器窗口中列出的信号的顺序决定。最高位成为LSB。请注意,即使BIT7在顶部,而列表底部的BIT0,BIT7是在做总线-GT;合并后的LSB。

在这种情况下,您可能想要使用的函数(而不是总线& GT;扁平化和总线& GT;组合)是工具栏中的总线图标,看起来像一个侧向叉。此图标执行简单扩展和折叠总线的功能,以便能够查看各个位。这是不同于总线& GT;扁平和总线& GT;实际上是中断和创建总线。
有了总线图标,总线总是保持总线,但是它的变化是什么,即,无论你把它看作总线还是作为内部位。

如果位顺序或您的总线已被切换,(无意中使用总线-GT;扁平化,总线-GT;组合),您可以恢复正确。
选择顺序:

信号& GT;总线&变化方向

请登录后发表评论

    没有回复内容