8.1.01.p02用于DSP的系统生成器 – 发行说明/自述文件-Altera-Intel社区-FPGA CPLD-ChipDebug

8.1.01.p02用于DSP的系统生成器 – 发行说明/自述文件

问题描述

本答复包含System Generator for DSP 8.1.01.p02的发行说明。

解决/修复方法

补丁安装说明

http://www.xilinx.com/txpatches/pub/swhelp/coregen/sysgen8_1_01_p02.zip

1.在安装此修补程序之前,请确保计算机上已安装以下项目:

– 来自Xilinx的ISE 8.1i实施工具和Service Pack 3

– ISE 8.1i的IP更新#1

– System Generator for DSP 8.1.01

– MathWorks的R14.1,R14.2,R14.3或R2006a

2.将“sysgen8_1_01_p02.zip”文件下载到临时目录(例如,C:\ Temp)。

3.如果您打开任何MATLAB会话,请关闭它们并重新启动MATLAB。

(在安装补丁期间不要打开任何设计。)

4.在MATLAB命令窗口中,输入以下内容以启动安装过程:

> cd C:\ Temp

> xlInstallIP(’sysgen8_1_01_p02.zip’);

按照GUI中的任何提示进行操作。这些文件安装在System Generator for DSP 8.1.01中以进行安装。更新版本信息以反映补丁的安装。

5.重启MATLAB。

6.要检查版本信息,请在MATLAB命令窗口中输入以下内容:

> xlVersion

补丁修复

为什么DSP48宏复位和时钟使能端口交换?请参阅(Xilinx答复23292)

在单通道模式下使用FIR编译器时,FIR编译器复位不起作用;为什么?请参阅(Xilinx答复23354)

已知的问题

有关System Generator for DSP 8.1.01已知问题,请参阅(Xilinx答复23243)

此补丁还包含System Generator for DSP 8.1.01.p01中的所有修复程序,请参阅(Xilinx答复23293)

有关其他发行版本的System Generator for DSP发行说明,请参阅(Xilinx答复29595)

请登录后发表评论

    没有回复内容