8.1 System Generator for DSP  – 如果我的Simulink仿真开始时间未设置为零,为什么我的仿真会失败?-Altera-Intel社区-FPGA CPLD-ChipDebug

8.1 System Generator for DSP – 如果我的Simulink仿真开始时间未设置为零,为什么我的仿真会失败?

问题描述

如果我的Simulink仿真开始时间未设置为零,为什么我的仿真会失败?

解决/修复方法

System Generator for DSP目前不支持非零启动时间。如果仿真开始时间不是零,则仿真将失败或结果可能错误。

请登录后发表评论

    没有回复内容